División Decimal Parametrizable usando Lenguaje de Descripción de Hardware

Jorge Hernan Lopez Botero, Johans Restrepo Cardenas, Jorge Enrique Tóbon Gómez

Resumen


En este trabajo se describe un algoritmo rápido y de alta precisión escrito en el lenguaje de descripción de hardware, VHDL para realizar la división entre dos números decimales, es decir, los números compuestos por una parte entera y una decimal, bajo el esquema de una representación de punto fijo. El algoritmo propuesto no es una aproximación, como se hace en la mayoría de los casos, escogiendo el algoritmo según la necesidad propia, en tiempo o en área de lógica. Para ello, el tamaño de los bits de los operandos se puede ajustar mediante un par de parámetros N y M, según los cuales dependerá la latencia del cálculo. El proyecto se sintetiza finalmente en una matriz de puertas programables o FPGA del tipo SPARTAN 3E de XILINX.

 


Palabras clave


VHDL, División, FPGA

Texto completo:

PDF (English)

Referencias


A. H. Karp, P. Markstein, High Precision Division and Square Root, ACM Transactions on Mathematical Software (TOMS), Vol.23(4), pp.561589, 1997. DOI : 10.1145/279232.279237

T. J. Kwon, J. Draper, Floating-Point Division and Square Root Implementation Using a Taylor-Series Expansion Algorithm With Reduced Look-Up Tables, Proc. 51st Midwest Symp. Circuits Syst., pp. 954957, 2008.

DOI: 10.1109/MWSCAS.2008.4616959

H. Nikmehr, B. Phillips, and C. C. Lim, A novel Implementation of Radix-4 Floating-Point Division Square-Root Using Comparison Multiples, Computers and Electrical Engineering, vol. 36(5), pp. 850863, 2010.

DOI: 10.1016/j.compeleceng.2008.04.013

R. Goldberg, G. Even, and P. M. Seidel, An FPGA Implementation of Pipelined Multiplicative Division With IEEE Rounding, 15th Annual IEEE Symposium on Field Programmable Custom Computing Machines FCCM, pp. 185196, 2007.

DOI: 10.1109/FCCM.2007.59

S. Pongyupinpanich, F.A. Samman, M. Glesner and S. Singhaniyom, Design and Evaluation of a Floating-Point Division Operator Based on CORDIC Algorithm, Electrical Engineering/Electronics Computer Telecommunications and Information Technology (ECTI-CON), 9th International Conference on, pp. 1618, 2012.

DOI: 10.1109/ECTICon.2012.6254331

A. J. Thakkar, A. Ejnioui, Pipelining of Double Precision Floating Point Division and Square Root Operations, Proceedings of the 44th Annual Southeast Regional Conference On ACM-SE 44, Melbourne, Florida, 2006.

DOI: 10.1145/1185448.1185555

D. Rutwik, V.S. Kanchana. Low Power Divider Using Vedic Mathematics. IEEE, Advances in Computing, Communications and Informatics. 2014 International Conference on, 2004.

DOI: 10.1109/ICACCI.2014.6968436

www.digilentinc.com

F. Adamec, T. Fryza, Binary Division Algorithm and Implementation in VHDL, Proceedings of 19th International Conference Radioelektronika 2009, pp. 8790, 2009.

DOI: 10.1109/RADIOELEK.2009.5158757

J. Liu, M. Chang and C. Cheng, An Iterative Division Algorithm for FPGAs, Proceedings of the 2006 ACM/SIGDA 14th international symposium on Field programmable gate arrays California, USA, 2006.

DOI:10.1145/1117201.1117213

M.D. Ercegovac and R. McIlhenny, Design and FPGA Implementation of Radix-10 Algorithm for Division with Limited Precision Primitives. Proc. 42nd Asilomar Conference on Signals, Systems and Computers, 2008.

DOI: 10.1109/ACSSC.2008.5074511

S. F. Oberman and M. J. Flynn, Division Algorithms and Implementation, IEEE Trans. On Comp, vol. 46, pp. 833854, 1997.

M. Franke, A. T. Schwarzbacher and M. Brutscheck, Implementation of Different Square Root Algorithms, Proc. 6th IEEE Electron. Circuits Syst. Conf., pp. 103106, 2007.




DOI: https://doi.org/10.24050/reia.v17i33.1318

Métricas de artículo

Vistas de resumen
33




Cargando métricas ...

Enlaces refback

  • No hay ningún enlace refback.




Copyright (c) 2020 Revista EIA

Licencia de Creative Commons
Este obra está bajo una licencia de Creative Commons Reconocimiento-NoComercial-SinObraDerivada 4.0 Internacional.

UNIVERSIDAD EIA

Sede de Las Palmas: Km 2 + 200 Vía al Aeropuerto José María Córdova Envigado, Colombia. Código Postal: 055428
Tel: (574) 354 90 90. Fax: (574) 386 11 60

Sede de Zúñiga: Calle 25 Sur 42-73 Envigado, Colombia. Código Postal: 055420
Tel: (574) 354 90 90. Fax: (574) 331 34 78
NIT: 890.983.722-6

Sistema OJS - Metabiblioteca |